BÜLENT ECEVİT ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ

BÜLENT ECEVİT ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ
2012-2013 Öğretim Yılı- Bahar Dönemi
LOJİK DEVRELER LABORATUVARI
DENEY FÖYÜ
Hazırlayanlar: Arş. Gör. Gülhan USTABAŞ KAYA
Arş. Gör. UFUK ŞAN
1
LOJİK DEVRELER LABORATUARI GENEL BİLGİLER
Öğretim Üyesi:
Doç.Dr. Zehra SARAÇ
Laboratuar Sorumluları:
Arş. Gör. Gülhan USTABAŞ KAYA
Arş.Gör. Ufuk ŞAN
Laboratuar Çalışmalarının Amacı:
a. Lojik Tasarım dersinde elde edilen teorik bilgilerin laboratuar ortamında geliştirilmesi,
b. Kombinezonsal ve ardışıl sayısal sistemlerin, tasarlanması, kurulması, yorumlanması ve
oluşan hataların ayıklanması konusunda pratik bilgilerin elde edilmesidir.
Deneyler:
Toplam 10 deney yapılacaktır ( Deney1 – Deney10 ). Üçüncü haftadan itibaren deneyler
yapılmaya başlanacaktır. Öğrenciler katılmadıkları sadece ( 1 ) deneyi yılsonunda, telafi
deneyi ( Deney11 ) olarak yapabilirler. Telafi deneyinde not yükseltmek için daha önce
yapılan bir deney yapılamaz.
Devam Zorunluluğu:
Her öğrenci Laboratuar Notu alabilmek için en az 8 deneye ( telafi deneyi dâhil ) katılmak
zorundadırlar. Yılsonunda en fazla 3 deneye katılmamış veya rapor vermemiş öğrenciler
devamsızlıktan kalırlar.
Laboratuar Notu:
Her deneyden önce ön çalışmalar kontrol edilecektir. Ayrıca her deneyden sonra rapor
hazırlama kılavuzunda belirtildiği şekilde bir grup raporu hazırlanacaktır. Öğrencilerin o
deneyden alacağı notu, laboratuar çalışması ve rapor notu belirleyecektir. Öğrencilerin
katılmadıkları veya rapor vermedikleri deneylerin notu sıfır olarak belirlenecektir. Yılsonunda
Laboratuar Notu Ortalaması, tüm deney notlarının toplanıp 10’a bölünmesiyle elde edilen
notun %60’ı ve laboratuardan final sınavında alınan notun %40’ı alınarak belirlenecektir.
2
LOJİK DEVRELER LABORATUARI RAPOR YAZIM KILAVUZU
Laboratuar raporları, bilimsel bir çalışmada elde edilen sonuçları sunmak üzere aşağıdaki
kurallara uygun olarak hazırlanacaktır.

Grup elemanları her deneyden sonra ortak bir grup raporu hazırlayacaklardır. Raporlar
beyaz A4 kâğıtlarının tek yüzüne, mümkünse bilgisayar ile ya da okunaklı bir el yazısı
ile yazılarak hazırlanacaktır. Çizimler bilgisayar ortamında ya da cetvel kullanarak
özenle yapılacaktır.

Raporlar bilimsel ve teknik bir anlatım tarzı kullanılarak Türkçe olarak yazılacaktır.

Raporlar, deneyi yapan tüm öğrencilerin isimlerinin ve imzalarının yer aldığı tek tip
kapak sayfası ile başlayacaktır. Kapak sayfasını, dersin web sayfasında ve
fotokopicide
bulabilirsiniz.
Bunların
dışında
farklı
yapılarda
kapaklar
kullanılmayacaktır.

Raporlar deneyin yapıldığı tarihten en geç bir hafta sonraki deneye kadar laboratuar
sorumlusu öğrenciye teslim edilmiş olacaktır. Teslim zamanından daha geç getirilen
raporlar kabul edilmeyecektir. Teslim edilmeyen raporların notu sıfır olarak
belirlenecektir.

Raporlar aşağıdaki bölümlerden oluşacaktır:

Amaç: Deneyde hangi konuların incelenmesi ve öğrenilmesi amaçlanmaktadır?

Devre Çizimleri: Deneylerde kurduğunuz devrelerin lojik çizimi raporda yer
alacaktır. Çizimler bilgisayar programında yapılacaktır. Bu diyagram üstünde
elemanların kullanılan uçları katalogdaki isimleri ile belirtilecektir.

Sonuçlar: Deneyin her bölümü için elde edilen sonuçlar (tablo, çizim, gözlem)
düzgün ve okunaklı bir şekilde yazılacak ve yorumlanacaktır. Eğer deneyde istenmişse
teorik olarak beklenen değerler ile deneyde elde edilen sonuçlar karşılaştırılacaktır.

Sorular: “Ön Hazırlık” bölümünde sorulan soruların cevapları rapora yazılacaktır.

Yorum ve Görüşler: Öğrenciler isterlerse deneyle ilgili yorum ve görüşlerini bu
bölüme yazabilirler.

Rapor Kapağı: Raporlar sonraki sayfada verilen rapor kapağıyla birlikte verilecektir.
Kapakta deney no, grup no ve tarih yazılması unutulmayacaktır.
3
LOJİK DEVRELER LABORATUARI RAPOR KAPAK FORMATI
BÜLENT ECEVİT ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ
LOJİK DEVRELER LABORATUVARI
DENEY RAPORU
Deney No:
Deneyin Adı:
Raporu Hazırlayan:
Deneyi Yapanlar-Grup Numarası:
Deney Tarihi- Deney Saati:
Raporun Teslim Edildiği Tarih:
Gecikme:
Rapor Notu:
4
DENEY 1
DENEYİN ADI
AND,OR,NOT KAPILARININ ENTEGRELERLE GERÇEKLENMESİ
DENEYİN AMACI
AND,OR,NOT kapılarını entegre yardımıyla gerçekleyerek doğruluk tablolarının çıkarılması,
Entegre kullanımın öğrenilmesi.
GEREKLİ ELEMANLAR
1X7404(NOT kapısı)
1X7408(AND kapısı)
1X7432(OR kapısı)
1X330 ohm
1x LED
TEORİ
AND KAPISI:
7408 TTL veya 4081 CMOS entegreleridir. Her iki entegrenin içerisinde 4 adet AND kapısı
mevcuttur. Bir AND kapısının çıkışı girişlerin çarpımına eşittir. Çarpma işlemi Binary yapılır.
Bir AND kapısının girişlerinin tümü mantıksal 1 olduğunda çıkış mantıksal 1'dir. Eğer
herhangi bir giriş mantıksal 0 ise çıkış mantıksal 0'dır.
IC 7408 QUADRATURE 2 GİRİŞLİ AND KAPISI
5
OR KAPISI:
7432 TTL veya 4071 CMOS entegreleridir. Girişlerinden herhangi birisi mantıksal 1 ise çıkış
mantıksal 1’dir.
IC 7432 QUADRATURE 2 GİRİŞLİ OR KAPISI
NOT KAPISI:
7404 TTL veya 4009 CMOS entegreleridir. Çıkışı giriş voltajının mantıksal tersidir.
IC 7404 HEX NOT KAPISI
ÖN HAZIRLIK

TTL ve CMOS devrelerinin farklılıklarını, avantajlarını ve dezavantajlarını araştırınız.

AND, OR, NOT kapılarını kullanarak bir devre tasarlayınız.
DENEYSEL ÇALIŞMA

Teori kısmında anlatılan kapıların doğruluk tablosunu sırasıyla çıkartınız.
6
SONUÇLAR
7
DENEY 2
DENEYİN ADI
NAND,NOR,EXOR KAPILARININ ENTEGRELERLE GERÇEKLENMESİ
DENEYİN AMACI
NAND, NOR, EXOR kapılarını entegre yardımıyla gerçekleyerek doğruluk tablolarının
çıkarılması, Entegre kullanımın öğrenilmesi.
GEREKLİ ELEMANLAR
1X7400(NAND kapısı)
1X7402(NOR kapısı)
1X7486(EXOR kapısı)
1X330 ohm
1x LED
TEORİ
NAND KAPISI:
7400 TTL veya 4011 CMOS entegreleridir. AND kapısının çıkışına bir NOT kapısı
bağlanmasıyla elde edilir.
IC 7400 QUADRATURE NAND KAPISI
8
NOR KAPISI:
7402 TTL veya 4001 CMOS entegreleridir. OR kapısının çıkışına bir NOT kapısının
bağlanmasıyla elde edilir.
IC 7402 QUADRATURE NOR KAPISI
EXOR KAPISI:
7486 TTL veya 4030 CMOS entegreleridir. İki giriş aynı ise çıkış mantıksal 0, İki giriş farklı
ise çıkış mantıksal 1’dir. IC 7486 EXOR kapısı aşağıda gösterilmiştir.
ÖN HAZIRLIK

NAND, NOR, EXOR kapılarını kullanarak bir devre tasarlayınız.

Sadece NAND kapılarını kullanarak EXOR kapısını tasarlayınız.
DENEYSEL ÇALIŞMA

Teori kısmında anlatılan kapıların doğruluk tablosunu sırasıyla çıkartınız.

Ön hazırlık çalışmasında tasarladığınız EXOR kapısının doğruluk tablosunu çıkartınız.
9
SONUÇLAR
10
DENEY 3
DENEYİN ADI
Sayısal sistemlerde toplama ve çıkarma işlemleri ile yapılan sadeleştirme teknikleri, Boole
Cebri
DENEYİN AMACI
Lojik tasarımı için gerekli yöntemleri öğrenmek, mantık kapılarını kullanarak istenilen bir
lojik fonksiyonunu Boole Cebri Yöntemi ile en sade hale getirebilmek ve sadeleştirme
tekniklerini kavramak.
GEREKLİ ELEMANLAR
Devre tasarımı öğrenciler tarafından yapılacaktır. Verilen tasarıma göre malzemeyi her grup
kendi belirleyecektir.
TEORİ
Lojik devre tasarımında amaç, problemin analizi, en verimli metodu kullanarak problemin
çözümü ve en ucuz metodu kullanmaktır. Problemin çözümünde ilk safha doğruluk
tablosunun çizilmesidir. n sayıdaki giriş değişkeni için 2n olasılığı mümkün olan tüm
durumları ve yapılması istenilen sistemin giriş değerlerine karşılık gelen her ihtimal için çıkış
çalışma durumları yazılır. Problemin çözümünde ikinci safha, doğruluk tablosundaki girişler
yardımıyla Boole eşitliğinin yazılmasıdır. Çıkış eşitliğinin her bir ifadesi, "1" çalışma
durumunda olan giriş değişkenlerinin çalışma durumunu gösterir. Problemin çözümünün
üçüncü safhasında bulunan Boole eşitliği sadeleştirilir. Lojik problemin son safhasında ise
sadeleştirilen devrenin eşitliği çizilir.
ÖN HAZIRLIK

Bir fabrikadaki dört motordan en az üçünün çalıştığı anda çıkışı "1" olan devreyi
tasarlayınız.

Çıkış kapasitesi (Fan-Out) ve yayılım gecikmesi(propagation delay) terimlerini
araştırınız.

Herhangi bir lojik kapının çıkış kapasitesinin nasıl arttırılacağını araştırınız.
11
DENEYSEL ÇALIŞMA
Ön hazırlık çalışmasında tasarladığınız devreyi entegreleri kullanarak kurunuz. Giriş
değerlerine bütün ihtimalleri uygulayarak çıkış değerini not ediniz.
SONUÇLAR
12
DENEY 4
DENEYİN ADI
LOJİK İFADELER, LOJİK FONKSİYONLARIN GÖSTERİLMESİ
DENEYİN AMACI
Mantık kapılarını kullanarak istenilen bir lojik fonksiyonunun gerçeklenmesini öğrenmek ve
fonksiyonları birer deneyle gözlemlemek.
GEREKLİ ELEMANLAR
Verilen tasarıma göre malzemeyi her grup kendi belirleyecektir.
ÖN HAZIRLIK


Lojik İfadeler ve Lojik Fonksiyonlar hakkında kısa bir bilgi veriniz.
F=X ' YZ +XY ' Z + X ' Y ' Z ' fonksiyon ifadesini en sade biçimde gösterilecek şekilde
çözünüz. EXOR kapılarını kullanarak sadeleştirdiğiniz fonksiyonun devresini
tasarlayınız.
DENEYSEL ÇALIŞMA

Ön hazırlık çalışmasında tasarladığınız devreyi entegreleri kullanarak kurunuz. Giriş
değerlerine bütün ihtimalleri uygulayarak çıkış değerini not ediniz.
X
Y
Z
13
F
DENEY 5
DENEYİN ADI
De’ Morgan Teoremi ile devre tasarımı
DENEYİN AMACI
De’ Morgan Teoremini kullanarak VE işlemi ile VEYA işlemi arasında dönüşüm yapmak.
GEREKLİ ELEMANLAR
1X 7408 (AND kapısı)
1X 7432 (OR kapısı)
2X 330 Ω
2X LED
TEORİ
DE MORGAN TEOREMİ
DeMorgan teoremleri Boolean matematiğinin en önemli teoremleridir.
De Morgan teoremi kullanılarak VEYA işlemi ile VE işlemi arasında dönüşüm yapılabilir. De
Morgan teoremi ile işlemler sadeleştirilerek daha basit hâle getirilebilir.
Bu teoremi açıklamadan önce Boolean çarpma ve Boolean toplama işlemi arasındaki
ilişkiyi açıklayalım."Boolean matematiğinde çarpma işleminin komplementeri toplama
işlemine eşittir." A,B gibi iki değişkenin VEDEĞİL kapısına uygulanması ile elde edilen ifade
bu iki değişkenindeğilinin alınmasından sonra VEYA'lanması ile elde edilen ifadeye eşittir.
14
Teorem1:
Teorem-1'e ait kapı eşitliği ve doğruluk tablosu
"Boolean matematiğinde toplama işleminin komplementeri çarpma işlemine eşittir."
A, B gibi iki değişkenin VEYA DEĞİL kapısına uygulanması ile elde edilen ifade bu iki
değişkenin değilinin alınmasından sonra; girişler VE lojik işlemi ile elde edilen ifadeye eşittir.
Teorem2:
Teorem-2'ye Ait Kapı Eşitliği ve Doğruluk Tablosu
ÖN HAZIRLIK

F 1 = a ' b c ' + a ' b ' c ve F 2 = a (b ' c+ bc) fonksiyonlarının De Morgan Teoremini
kullanarak tümleyen ifadelerini yazınız.

Bulduğunuz ifadeleri AND ve OR kapılarını kullanarak tasarlayınız.
15
DENEYSEL ÇALIŞMA

Ön Hazırlık kısmında tasarladığınız devreyi kurunuz ve çıkışları gözlemleyiniz. Giriş
değerlerine bütün ihtimalleri uygulayarak çıkış değerini not ediniz.
A
B
C
16
F
DENEY 6
DENEYİN ADI
Lojik Fonksiyonlarının Kapılarla Gösterilmesi ve Sadeleştirme
DENEYİN AMACI
Tümlesik devre olarak üretilmiş kapı devreleri kullanarak: indirgenmiş fonksiyonların
gerçeklestirilmesi.
GEREKLİ ELEMANLAR
Verilen tasarıma göre malzemeyi her grup kendi belirleyecektir.
TEORİ
Lojik ifadelerin, lojik kapı entegre devreleri kullanılarak gerçekleştirilmesi için öncelikle
verilen ifadelerin sadeleştirilmesi gerekmektedir. Daha sonra girişleri lojik 0 ve lojik 1
uygulanarak gerçekleştirilen devrenin lojik fonksiyonu sağlayıp sağlamadığı test edilecektir.
ÖN HAZIRLIK
%45
A
%30
B
%15
C
%10
D
X
17





A,B,C,D sinyallerinin orantısal olarak dağılımı yüzde olarak tabloda verilmiştir. Bu
sinyaller aktif kabul edildiğinde “lojik 1”, pasif kabul edildiğinde “lojik 0 “değerini
almaktadır.
Aktif sinyallerin orantısal toplamı %50’nin üzerinde olduğu durumda çıkışı “lojik1” ,
%50’nin altında olduğu durumda “lojik 0” kabul ettiğimizde tablodaki çıkış
değerlerini bulunuz.
Bulduğunuz lojik değerlerine göre bir X fonksiyonu oluşturunuz.
Oluşturulan X fonksiyonunu en sade haline getiriniz.
Sadeleştirilmiş fonksiyonu NAND ve NOR kapıları ile tasarlayınız.
DENEYSEL ÇALIŞMA

Ön Hazırlık kısmında NAND ve NOR kapıları ile tasarladığınız devreleri kurunuz ve
çıkışları gözlemleyiniz. Giriş değerlerine bütün ihtimalleri uygulayarak çıkış
değerlerini tablo çizerek gösteriniz.
18
DENEY 7
DENEYİN ADI
KARNOUGH HARİTALARI YARDIMI İLE LOJİK İFADELERİN SADELEŞTİRİLMESİ.
DENEYİN AMACI
Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunu kullanarak
yapılan sadeleştirme tekniğini kavramak.
GEREKLİ ELEMANLAR
1X7400(NAND kapısı)
1X330 ohm
1x LED
TEORİ
Karnough haritaları yardımı ile yapılan sadeleştirme işlemi indirgenmiş ifadenin formuna
göre çarpımların toplamı veya toplamların çarpımı olmak üzere iki ayrı şekilde olabilir. Lojik
ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunda indirgerken;
I.Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır.
II. Karnough haritasında “1” olan kareler uygun bileşkelere alınır.
a) Bileşke oluştururken içinde “1” olan karelerin sayısı 2n kadar olmalıdır.

Bir kare birden fazla bileşke içinde bulunabilir.

Karelerin
bileşke
oluşturabilmeleri
için
birbirlerine
komşu
olmaları
gerekmektedir.

Karşılıklı köşe ve kenarlardaki kareler birbirlerine komşu kare sayılırlar.
III. Bileşke sonuçları VEYA’lanır ve indirgenmiş eşitlik elde edilir.

Bileşke içinde durum değiştiren degiştiren değişkenler varsa ( 1’den 0’a veya 0’dan
1’e) bu değişkenler dikkate alınmaz.

Bileşke içindeki karelerinde durum değiştirmeyen değişkenler varsa indirgemede bu
değişkenler dikkate alınır. Eğer durum değiştirmeye değişkenler Lojik-0 ise
değişkenlerin değili, Lojik-1 ise değişkenlerin kendisi yazılır.
19
ÖN HAZIRLIK
Karnough haritaları yöntemini kullanarak F= AB ' (CD) ' + AB ' C D ' + (ABCD) ' lojik
ifadesinin Karnough Haritaları yardımı ile en sade halini elde ediniz.Elde edilen fonksiyonu
NAND kapıları ile gerçekleyiniz.
DENEYSEL ÇALIŞMA

Ön Hazırlık kısmında NAND kapıları ile tasarladığınız devreleri kurunuz ve çıkışları
gözlemleyiniz. Giriş değerlerine bütün ihtimalleri uygulayarak çıkış değerlerini tablo
çizerek gösteriniz.
A
B
C
D
X
20
DENEY 8
DENEYİN ADI
KODLAYICI (ENCODER), KOD ÇÖZÜCÜ (DECODER)
DENEYİN AMACI
Kombinasyonel Devre Elemanları Yardımı ile Kodlayıcı (Encoder) ve Kod Çözücü (Decoder)
devrelerinin gerçekleştirilerek çalışmalarının incelenmesi
GEREKLİ ELEMANLAR
1X 74138
1X 74148
2X 330 Ω
2X LED
TEORİ
KOD ÇÖZÜCÜ (DECODER)
Decoder, N giriş hattından oluşan binary giriş bilgisini 2 N çıkış hattına çevirebilen
kombinasyonel devredir. Decoderler şekilde görüldüğü gibi yapı olarak N binary giriş hattını
M çıkış hattına çevirdiklerinden dolayı NxM ya da N-M decoder olarak adlandırılır. Burada
M=2 N ilişkisi söz konusudur.
NxM DECODER GENEL GÖRÜNÜŞÜ
Genel olarak decoderlar IC paketler içerisinde 2x4,3x8,4x10,4x16 şeklinde düzenlenmiş
olarak bulunurlar. Aşağıdaki şekillderde decoder devresi ve doğruluk tablosu
görülmektedir.Decoder devresi görüldüğü gibi A ve B girişlerine ve bu girişlerin
kombinasyonuna bağlı olarak dört çıkışa sahiptir.
21
2x4 DECODER DEVRESİ
2X4 DECODER DOĞRULUK TABLOSU
KODLAYICI (ENCODER)
Encoder bir decoderin tersi işlem yapan kombinasyonel bir lojik devredir. Bir encoder devre
2 N giriş hattına ve N çıkış hattına sahiptir. Çıkış hatlarından 2 N değişken giriş için binary
kodlar üretir. Girişler M ve çıkışlar N olarak adlandırıldığında MxN ya da M-N encoder
olarak tanımlanabilir.
MxN ENCODER’İN GENEL GÖRÜNÜŞÜ
22
ÖN HAZIRLIK

74138 entegresi ile 3x8 decoder devresi tasarlayınız.

74148 entegresi ile 8x3 encoder devresi tasarlayınız.
DENEYSEL ÇALIŞMA
Ön hazırlık çalışmasında tasarladığınız decoder ve encoder devrelerini kurarak çıkışlarını
gözlemleyiniz.
23
DENEY 9
DENEYİN ADI
R-S, J-K,D,T FLİP-FLOPLARI
DENEYİN AMACI
R-S, J-K,D,T flip-floplarının doğruluk tablolarının çıkarılması.
GEREKLİ ELEMANLAR
1X 7400
1X 7476
1X 7474
1X7404
2X330 ohm
2XLED
TEORİ
Sayısal “0” ve “1” bilgilerinin depolanması işlemi amasıyla kullanılan en temel hafıza
elemanları flip-floplardır.
R-S FLİP-FLOP:
24
J-K FLİP-FLOP:
J-K Flip-Flop çalışma yapısı olarak tetiklemeli R-S Flip-Flopa benzer. Ancak R-S Flip-Flop
için yasaklanan 1-1 girişi J-K Flip-Flopu iğle kullanılır hale getirilmiştir.
D FLİP-FLOP:
D tipi Flip-Flop şekil ve yapı olarak R-S Flip-Flopa çok benzemektedir. Tek farkı S ve R
girişleri arasına bir adet değil kapısı bağlanarak S girişini D girişi olarak kabul eder. D FlipFlop girişine uygulanan lojik seviyeyi her tetikleme anında örnekleyerek çıkışına aktarır.
25
T(TOGGLE) FLİP-FLOP:
T tipi Flip-Flop J-K tipi Flip-Flop’un aynısı olup, J ve K girişleri birleştirilip T tipi Flip-Flop
oluşturulmuştur. Her iki giriş birleştirildiğine göre, T girişine 0 uygulamak J=0,K=0
yapmaktır ki, bu durumda çıkış bir önceki halini korur. T=1 uygulayarak J=1,K=1 yapmış
oluruz ki bu durumda, çıkış bir önceki halinin tersini alır.
ÖN HAZIRLIK
J-K, D Flip-Floplarıyla ilgili katalog bilgilerini edinin, bağlantı bacaklarının fonksiyonun
araştırın.
DENEYSEL ÇALIŞMA

R-S Flip-Flop devresini NAND kapılarıyla gerçekleştirin, doğruluk tablosunu
oluşturun.

J-K Flip-Flop devresini önce NAND kapılarıyla, daha sonra 7476 yardımıyla
gerçekleyiniz. Doğruluk tablolarını çıkarınız.

D Flip-Flop deversini 7474 yardımıyla gerçekleyiniz. Doğruluk tablolarını çıkarınız.

T Flip-Flop devresini 7476 yardımıyla gerçekleyiniz. Doğruluk tablolarını çıkarınız.
26
SONUÇLAR
27
DENEY 10
DENEYİN ADI
SHİFT REGİSTERS (KAYMALI KAYDEDİCİLER)
DENEYİN AMACI
Shift Register temel mantığını ve yapısını anlamak.
GEREKLİ ELEMANLAR
2X 7474
4X 330 Ω
4X LED
TEORİ
Flip-Flopların temel özelliklerinden birisi de bilgi depolama kabiliyetleridir. Flip-Floplarla
gerçekleştirilen ve bilgi saklama veya kaydırma amacına yönelik devreler kaydedici devreler
olarak adlandırılır. Yapı itibariyle en çok D Flip-Flopların kullanıldığı register devrelerinde
ilave herhangi bir kapıya ihtiyaç duyulmazken, RS ve JK Flip-Floplarla gerçekleştirilen
register devrelerinde NOT kapısına ihtiyaç vardır. Aşağıdaki şekilde D Flip-Floplarla
gerçekleştirilmiş bir kaydırıcı kaydedici devre bulunmaktadır.
28
Seri giriş ilk Flip-Flop data girişine uygulanmaktadır. İlk tetikleme ile birlikte D girişindeki
data Q çıkışına aktarılır. Bir Flip-Flop'un Q çıkışının diğer Flip-Flop'un D girişine
bağlanmasıyla ikinci CP tetikleme ile birlikte birinci Flip-Flop yeni datayı örneklerken ikinci
Flip-Flop Q değerini örnekleyerek çıkışına aktarır. Böylelikle her tetiklemede seri girişten
uygulanan data kaydırılmış olur.
Yukarıdaki tabloda da görüldüğü gibi seri data gririşine sırasıyla 1 0 1 1 1 1 datası
uygulanmakta, her bir CP shift pulse'inde FFQ çıkışları biri basamak sağa kaydırılmaktadır.
FF4Q paralel çıkışların dördüncüsüdür. Aynı zamanda registerin seri çıkışını da
oluşturmaktadır.
29
ÖN HAZIRLIK

Shift reister devrelerinde sağa kaymalı olarak kurulan devreleri sola kaymalı hale
getirmek için ne gibi değişiklikler yapılmalıdır.

Shift register devreleri nerelerde kullanılır.
DENEYSEL ÇALIŞMA

Şekilde gösterilen Shift Register devresini kurun. Paralel çıkışlara akım sınırlayıcı bir
direnç ve LED bağlayın. Girişe kare dalga uygulayın. Çıkış sinyalini giriş sinyali ile
birlikte gözleyin.
30